Аннотации:
В работе рассматривается задача автоматического отображения высокоуровневых программ на процессор с ПЛИС-ускорителем. Для такого отображения разрабатывается и используется генератор HDL-кода из внутреннего представления распараллеливающей системы. A problem of automatic high level program mapping onto a CPU with an FPGA accelerator is considered in this work. For such a mapping an HDL code generator from a parallelizing system’s internal representation is being developed and used.
Описание:
Дубров Денис Владимирович, к.ф.-м.н., доцент, Южный федеральный университет
(г. Ростов-на-Дону, Российская Федерация), dubrov@sfedu.ru. Рошаль Александр Сергеевич, ведущий программист, tabor.ru (г. Ростов-на-Дону, Российская Федерация), teacplusplus@gmail.com. Штейнберг Борис Яковлевич, д.т.н., доцент, зав. каф., Южный федеральный университет (г. Ростов-на-Дону, Российская Федерация), borsteinb@mail.ru. Штейнберг Роман Борисович, к.ф.-м.н., ст. преподаватель Южный федеральный университет (г. Ростов-на-Дону, Российская Федерация), omanofficial@yandex.ru. D.V. Dubrov, Southern Federal University (Rostov-on-Don, Russian Federation), A.S. Roshal, Southern Federal University (Rostov-on-Don, Russian Federation),
B.Ya. Steinberg, Southern Federal University (Rostov-on-Don, Russian Federation), R.B. Steinberg, Southern Federal University (Rostov-on-Don, Russian Federation)
