Аппаратно-программное моделирование встраиваемых систем

Abstract

В статье обсуждается использование разработанного авторами VHDL-симулятора, предназначенного для HW/SW-проектирования встроенных систем. На простом примере проиллюстрированы возможности симулятора, методологические аспекты разработки VHDL-описаний поведенческих моделей аппаратуры, обсуждена концепция моделирования, приведены результаты верификации модели. VHDL-simulator for embedded system HW/SW design is represented in this article. Hardware mode! definition methodology, modeling conceptions and verification process are discussed. The content is illustrated by simple example.