Моделирование аппаратной архитектуры многоядерного ускорителя XEON PHI в контексте параллельной обработки баз данных

Чулкевич, Р.А.

dc.contributor.advisor	Костенецкий, П.С.	ru
dc.contributor.author	Чулкевич, Р.А.	ru
dc.date.accessioned	2017-04-19T07:17:43Z
dc.date.available	2017-04-19T07:17:43Z
dc.date.issued	2016
dc.identifier.uri	http://dspace.susu.ru/handle/0001.74/10883
dc.publisher	Южно-Уральский государственный университет	ru
dc.subject	информационные технологии	ru
dc.title	Моделирование аппаратной архитектуры многоядерного ускорителя XEON PHI в контексте параллельной обработки баз данных	ru
dc.type	Thesis	en
dc.thesis.level	Бакалавр	ru
dc.thesis.speciality	010300.62 - Фундаментальная информатика и информационные технологии	ru
dc.publisher.department	Высшая школа электроники и компьютерных наук	ru
dc.publisher.subdepartment	Кафедра системного программирования	ru