Resumen:
Предлагаемый сопроцессор представляет собой самостоятельный сложнофункциональный (intellectual
property — IP) блок системы-на-кристалле, позволяющий проводить математические вычисления над вещественными числами в уникальной модулярно-логарифмической системе счисления. Обеспечены два уровня
преобразования исходных чисел: в модулярную систему счисления вместо традиционной позиционной и в
логарифмическую систему счисления вместо плавающей точки. Благодаря этому сопроцессор обладает более высоким быстродействием, точностью и надежностью вычислений по сравнению с известными аналогами. Он состоит из набора одинаковых вычислительных ядер, каждое из которых выполняет однотактовые
скалярные или векторные операции. В результате проведенных исследований и разработок предложены
новые научные и технические решения, реализующие предложенные способы вычислений и кодирования
данных. При этом преобразование кодов в модулярно-логарифмическую систему счисления и обратно не
вносит значительных временных задержек при большом потоке входных данных за счет предложенных
аппаратных решений, конвейеризирующих процесс интерполяции функции логарифма и преобразования
кодов системы остаточных классов. Реализован прототип устройства на базе программируемой логической
интегральной схемы в виде IP-блока. Целевой рынок решения — компании разработчики универсальных
процессоров. The paper presents a conceptual design of an IP module of mathematical coprocessor. It consists of a set of
processing cores of the same kind which perform single-cycle scalar, or vector operations with real numbers. The
processed data is represented in the modular logarithmic format that provides two levels of translating the original
numbers, namely: the modular level instead of the conventional positional system and the logarithmic level
instead of the floating point format. As a result of the research and development, new scientific and technical
solutions are proposed that implement the proposed methods of computing and coding data. Owing to this feature
a coprocessor has a higher performance, a higher accuracy and a higher level of reliability, as compared to the
known analogs. Convert codes in modular-logarithmic number system and vice versa does not introduce significant
time delays in a large stream of input data by offering hardware solutions pipelined process of interpolation
of the logarithm function and conversion of residual classes system codes. A prototype coprocessor is an FPGAbased
IP module. Companies developing general-purpose processors are the target market for this design.
Descripción:
Осинин Илья Петрович, к.т.н., н.с. ООО «Саровская лаборатория имитационного
моделирования» (Саров, Российская Федерация). I.P. Osinin
Sarov Laboratory of Simulation Modeling (Mayakovskogo 42, Sarov, 607190 Russia)
E-mail: iposinin@mail.ru