Автоматическое отображение программ на процессор с ПЛИС-ускорителем

Дубров, Д. В.; Рошаль, А. С.; Штейнберг, Б. Я.; Штейнберг, Р. Б.; Dubrov, D. V.; Roshal, A. S.; Steinberg, B. Ya.; Steinberg, R.B.

DSpace Principal
→
Научные журналы ЮУрГУ
→
Вестник ЮУрГУ. Серия Вычислительная математика и информатика
→
Ver ítem

dc.contributor.author	Дубров, Д. В.
dc.contributor.author	Рошаль, А. С.
dc.contributor.author	Штейнберг, Б. Я.
dc.contributor.author	Штейнберг, Р. Б.
dc.contributor.author	Dubrov, D. V.
dc.contributor.author	Roshal, A. S.
dc.contributor.author	Steinberg, B. Ya.
dc.contributor.author	Steinberg, R.B.
dc.date.accessioned	2015-08-21T09:11:22Z
dc.date.available	2015-08-21T09:11:22Z
dc.date.issued	2014
dc.identifier.citation	Автоматическое отображение программ на процессор с ПЛИС-ускорителем / Д. В. Дубров и др. // Вестник ЮУрГУ. Серия Вычислительная математика и информатика.- 2014.- Т. 3. № 2.- С. 117-121.- Библиогр.: с. 120 (6 назв.)	ru_RU
dc.identifier.issn	2305-9052
dc.identifier.uri	http://dspace.susu.ac.ru/xmlui/handle/0001.74/5174
dc.description	Дубров Денис Владимирович, к.ф.-м.н., доцент, Южный федеральный университет (г. Ростов-на-Дону, Российская Федерация), dubrov@sfedu.ru. Рошаль Александр Сергеевич, ведущий программист, tabor.ru (г. Ростов-на-Дону, Российская Федерация), teacplusplus@gmail.com. Штейнберг Борис Яковлевич, д.т.н., доцент, зав. каф., Южный федеральный университет (г. Ростов-на-Дону, Российская Федерация), borsteinb@mail.ru. Штейнберг Роман Борисович, к.ф.-м.н., ст. преподаватель Южный федеральный университет (г. Ростов-на-Дону, Российская Федерация), omanofficial@yandex.ru. D.V. Dubrov, Southern Federal University (Rostov-on-Don, Russian Federation), A.S. Roshal, Southern Federal University (Rostov-on-Don, Russian Federation), B.Ya. Steinberg, Southern Federal University (Rostov-on-Don, Russian Federation), R.B. Steinberg, Southern Federal University (Rostov-on-Don, Russian Federation)	ru_RU
dc.description.abstract	В работе рассматривается задача автоматического отображения высокоуровневых программ на процессор с ПЛИС-ускорителем. Для такого отображения разрабатывается и используется генератор HDL-кода из внутреннего представления распараллеливающей системы. A problem of automatic high level program mapping onto a CPU with an FPGA accelerator is considered in this work. For such a mapping an HDL code generator from a parallelizing system’s internal representation is being developed and used.	ru_RU
dc.language.iso	other	ru_RU
dc.publisher	Издательский центр ЮУрГУ	ru_RU
dc.relation.ispartof	Вестник ЮУрГу. Серия Вычислительная математика и информатика	ru
dc.relation.ispartof	Bulletin of South Ural State University. Series 'Computational mathematics and software engineering"	en
dc.relation.ispartofseries	Вычислительная математика и информатика;Том 3
dc.subject	конвейерные вычисления	ru_RU
dc.subject	высокоуровневый синтез	ru_RU
dc.subject	распараллеливающий компилятор	ru_RU
dc.subject	ПЛИС	ru_RU
dc.subject	VHDL	ru_RU
dc.subject	social network analysis	ru_RU
dc.subject	information retrieval	ru_RU
dc.subject	data mining	ru_RU
dc.subject	expert finding	ru_RU
dc.subject	popularity analysispeline computing	ru_RU
dc.subject	high-level synthesis	ru_RU
dc.subject	parallelizing compiler	ru_RU
dc.subject	FPGA	ru_RU
dc.subject	УДК 004.4	ru_RU
dc.subject	ГРНТИ 50.41	ru_RU
dc.title	Автоматическое отображение программ на процессор с ПЛИС-ускорителем	ru_RU
dc.title.alternative	Automatic mapping programs onto a processor with an FPGA accelerator	ru_RU
dc.type	Article	ru_RU